<?xml version="1.0" encoding="ISO-8859-1"?>
<metadatalist>
	<metadata ReferenceType="Conference Proceedings">
		<site>mtc-m16c.sid.inpe.br 804</site>
		<holdercode>{isadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S}</holdercode>
		<identifier>8JMKD3MGP8W/34C9N4E</identifier>
		<repository>sid.inpe.br/mtc-m18@80/2008/12.09.11.59</repository>
		<lastupdate>2020:09.30.17.51.51 sid.inpe.br/mtc-m18@80/2008/03.17.15.17 marciana</lastupdate>
		<metadatarepository>sid.inpe.br/mtc-m18@80/2008/12.09.11.59.36</metadatarepository>
		<metadatalastupdate>2020:09.30.17.51.52 sid.inpe.br/mtc-m18@80/2008/03.17.15.17 marciana {D 2008}</metadatalastupdate>
		<secondarykey>INPE--PRE/</secondarykey>
		<label>self-archiving-INPE-MCTIC-GOV-BR</label>
		<citationkey>StraussSawa:2008:CoBaFp</citationkey>
		<title>Um correlacionador baseado em fpga para o bda</title>
		<year>2008</year>
		<secondarytype>PRE CN</secondarytype>
		<numberoffiles>1</numberoffiles>
		<size>41 KiB</size>
		<author>Strauss, César,</author>
		<author>Sawant, Hanumant Shankar,</author>
		<group>DAS-CEA-INPE-MCT-BR</group>
		<group>DAS-CEA-INPE-MCT-BR</group>
		<affiliation>Instituto Nacional de Pesquisas Espaciais (INPE)</affiliation>
		<affiliation>Instituto Nacional de Pesquisas Espaciais (INPE)</affiliation>
		<conferencename>Reunião Anual da Sociedade Astronômica Brasileira, 34.</conferencename>
		<conferencelocation>Passa Quatro, MG</conferencelocation>
		<date>7 a 11 set.</date>
		<booktitle>Anais</booktitle>
		<transferableflag>1</transferableflag>
		<contenttype>External Contribution</contenttype>
		<versiontype>publisher</versiontype>
		<abstract>Foi desenvolvido um correlacionador baseado em FPGA (Field Programmable Gate Array) para o Brazilian Decimetric Array (BDA). FPGAs são mais flexíveis que circuitos integrados específicos e seu uso torna o desenvolvimento mais barato. Ao mesmo tempo, eles ultrapassam o desempenho dos processadores convencionais em tarefas altamente paralelas. Descreve-se um sistema de correlacionador de três níveis para seis antenas, consistindo de uma placa digitalizadora, uma placa de FPGA e a interface de comunicação. Até o momento, foram feitas simulações e testes de laboratório. Nas simulações, apresentou-se dados sintéticos e executou-se o algoritmo de correlação num simulador de FPGA. No teste de laboratório, a placa de FPGA foi programada para receber os dados sintéticos e processá-los. Em todos os casos, obteve-se um resultado que coincidiu numericamente com os valores esperados. Isso nos dá confiança para prosseguir com os testes no BDA, assim que a placa digitalizadora estiver operacional.</abstract>
		<area>CEA</area>
		<language>pt</language>
		<targetfile>strauss_um correlacionador.pdf</targetfile>
		<usergroup>simone administrator</usergroup>
		<visibility>shown</visibility>
		<readpermission>allow from all</readpermission>
		<documentstage>not transferred</documentstage>
		<nexthigherunit>8JMKD3MGPCW/3ETR8EH</nexthigherunit>
		<hostcollection>sid.inpe.br/mtc-m18@80/2008/03.17.15.17</hostcollection>
		<username>marciana</username>
		<lasthostcollection>sid.inpe.br/mtc-m18@80/2008/03.17.15.17</lasthostcollection>
		<url>http://mtc-m16c.sid.inpe.br/rep-/sid.inpe.br/mtc-m18@80/2008/12.09.11.59</url>
	</metadata>
</metadatalist>